MINI_FPGA (Cyclone IV) #31 Эксперимент 11.1 — Эксперимент по приёму данных через UART

Описание: Покупал MINI_FPGA тут https://megabonus.com/y/7lvya
===
*🎓 UART RX на FPGA (Cyclone IV) — принимаем байты с ПК и выводим на LED!*

В этом видео мы шаг за шагом реализуем полный UART-приёмник на FPGA MINI_FPGA (Cyclone IV).
Плата принимает данные по UART (9600 бод), декодирует их и отображает на светодиодах LED0–LED7 в виде полученного байта.

---

🔧 Что реализовано в проекте?

✔ Обнаружение старт-бита (1→0)
✔ Генерация тактов выборки BPS (baud rate clock)
✔ FSM-контроллер приёма UART
✔ Сборка 8 бит в байт (LSB → MSB)
✔ Проверка стоп-бита
✔ Вывод принятого байта на LED-индикаторы

Это полностью самостоятельный минималистичный UART RX — без IP-ядер, только чистый Verilog.

---

📡 Характеристики проекта

Тактовая частота FPGA: *50 МГц*
Скорость UART: *9600 бод*
Формат кадра: *1 старт + 8 бит + 1 стоп*
Вывод байта: *LED7–LED0*
Платы/оборудование: MINI_FPGA Cyclone IV + USB-UART адаптер

---

📁 Модули проекта

`rx_top.v` — верхний уровень
`detect_module.v` — детектор старт-бита
`rx_bps_module.v` — генератор BPS тактов
`rx_control_module.v` — FSM приёма
`LED_display_module.v` — отображение байта на LED

---

▶️ Что увидите в видео?

Разбор кадра UART
Логику работы FSM приёма
Подробные временные диаграммы
Демонстрацию работы на реальной плате
Как каждый отправленный символ зажигает LEDs в двоичном виде

---

🧪 Как повторить у себя?

1. Подписываемся на проект MINI_FPGA Cyclone IV
2. Компилируем Verilog-код в Quartus
3. Подключаем USB-UART адаптер
4. В терминале выставляем *9600 8N1*
5. Отправляем ASCII-символы → наблюдаем байты на LED

---

👍 Поддержи проект

Если видео оказалось полезным — ставь лайк, подписывайся и пиши, какой следующий модуль разобрать:
DDS? SPI? PWM? UART TX?

Исходники и README — в репозитории проекта MINI_FPGA_CYCLONE4.
🔗 GitHub (весь проект MINI_FPGA_CYCLON4):
https://github.com/AIDevelopersMonste...
---