Camino FPGA #8: Repaso + Fix del Encoder 9 a 4 que implementé MAL ✅ | Debug esquemático

Описание: 🚀 Bienvenidos a Camino FPGA – Episodio 8
En este LIVE hicimos un repaso rápido de los episodios anteriores y luego corregimos el error en la implementación del codificador de prioridad 9 a 4, construido en esquemático y depurado en Logisim Evolution, validando la lógica y el diagrama de tiempos antes de escalar a HDL o hardware.

Al cierre compartimos 3 libros clave para reforzar fundamentos de lógica digital y el flujo hacia VHDL/Verilog en FPGA.

🔍 Lo que aprendimos:
✔ Repaso breve de bases (compuertas, funciones, TTL, timing)
✔ Corrección del codificador de prioridad 9 a 4 mal implementado
✔ Fix lógico a nivel esquemático en Logisim Evolution
✔ Validación por simulación temporal + waveform
✔ Mentalidad Debug-First en diseño digital

📚 Libros recomendados:
Fundamentos de sistemas digitales
Digital Design
El arte de programar sistemas digitales

📥 Recursos:
🔗 Software (Logisim Evolution): https://github.com/logisim-evolution/...

🌐 Sígueme:
📸 Instagram personal:   / rsgb24  
📸 Instagram FPGA:   / fpgaedudesign  

🎵 TikTok Técnico:   / fpgaedudesign  
🎵 TikTok Personal:   / rsgb24  

🟩 Kick: https://kick.com/fpgaedudesign
💼 LinkedIn: https://linkedin.com/
💻 GitHub / Web / Cursos: (en desarrollo)

💬 ¿Qué vemos mañana?
Déjalo en comentarios 👇

#ElectrónicaDigital #LogisimEvolution #Encoder #DepuraciónDigital
#FPGA #VHDL #Verilog #Waveform #TTL #HardwareLibre
#IngenieríaElectrónica #AprenderHardware #CursoEnVivo 🚀