Setting up a VHDL Verification Environment with VUnit
Автор: Elaborated Designs
Загружено: 2025-03-26
Просмотров: 355
Описание:
In this video we will set up a minimal verification environment with VUnit. Our testbench will include verification components for driving a monitoring an AXI-Stream bus.
Written article: https://elaborateddesigns.com/posts/s...
Повторяем попытку...
Доступные форматы для скачивания:
Скачать видео
-
Информация по загрузке: