Bramki - SystemVerilog z Rysino #01
Автор: Rysino
Загружено: 2020-11-11
Просмотров: 611
Описание:
Pierwszy odcinek kursu SystemVerilog na Rysino. Dowiemy się co to za język i do czego jest używany. Napiszemy także nasz pierwszy projekt i przeprowadzimy jego symulację w programie ModelSim.
W filmie znajdziemy:
0:00 Czym jest SystemVerilog
1:10 Piszemy kod syntezowalny
5:15 Testy
8:00 Uruchamiamy symulację
Program ModelSim możemy pobrać z https://fpgasoftware.intel.com/
Norma IEEE1800 https://ieeexplore.ieee.org/document/...
Repozytorium z kodem: https://gitlab.com/rysy_core/systemve...
Więcej materiałów na temat Rysino, czyli płytki developerskiej z układem FPGA Intel Max10 można znaleźć na stronie: http://rysino.gitlab.io
Zestaw Rysino można zakupić w sklepie AVT: https://sklep.avt.pl/avt5726.html
Rysino można także polubić na Facebooku: / rysinofpga
Повторяем попытку...
Доступные форматы для скачивания:
Скачать видео
-
Информация по загрузке:
