#18 Basys2 SR-LATCH / Метастабильность

Описание: Продолжение...
===
Плату Basys 2 я покупал по этой ссылке:
https://megabonus.com/y/olJ5u

*Ссылка аффилиатная. Она используется для статистики и не влияет
на цену для вас.*
#FPGA #Basys2 #Xilinx #Spartan #VHDL
===

В этом выпуске разбираем SR-защёлку (SR-latch) на NAND-элементах и на практике смотрим, почему в схемах с обратной связью могут появляться неустойчивые режимы (метастабильность/астабильность) при определённых переходах входов.

🧠 Теория (что такое SR-latch)

SR-latch — это простейший запоминающий элемент на двух логических элементах с обратной связью.
Мы используем вариант на NAND, где входы активны по нулю:

S_n=1, R_n=1 — Hold (хранение)

S_n=0, R_n=1 — Set (Q=1)

S_n=1, R_n=0 — Reset (Q=0)

S_n=0, R_n=0 — запрещённое состояние (оба выхода стремятся к 1)

Ключевая идея: из-за обратной связи и задержек распространения сигналов схема может по-разному “разрешаться” после запрещённого состояния, а в идеальной симметрии возможны “колебания/неопределённость” перед выбором устойчивого состояния.

🧩 Практика (что делаем в симуляции)

Пишем SR-latch на NAND в VHDL (симуляционная модель с задержками).

Делаем testbench со сценарием:

Set → Hold

Reset → Hold

Вводим запрещённое S_n=R_n=0

Одновременно отпускаем оба входа 0→1 и смотрим, как latch “разрешится”

Сравниваем два случая:

симметричные задержки (чаще видно “неустойчивость”)

несимметричные задержки (симметрия ломается и состояние выбирается быстрее)

✅ Как проверять (ISim waveform)

Запускай Simulate Behavioral Model (это проект про симуляцию).

Добавь на waveform: S_n, R_n, Q, Qb (и варианты Q_bal/Q_bias если есть).

Найди момент, где оба входа меняются одновременно после запрещённого состояния (обычно около отметки, заданной в testbench).

Сделай Zoom In и наблюдай:

возможные быстрые переключения Q/Qb,

задержку “разрешения” в одно из устойчивых состояний,

отличие между balanced и biased вариантом.

⚠️ Этот проект не про прошивку на плату: UCF и .bit не обязательны, а наносекундные эффекты на LED всё равно не увидеть.

📂 Код курса

https://github.com/AIDevelopersMonste...

#FPGA #VHDL #DigitalLogic #SRLatch #NAND #Metastability #ISim #XilinxISE #SequentialLogic

🎬 Плейлист FPGA (Basys 2):
👉    • FPGA