ycliper

Популярное

Музыка Кино и Анимация Автомобили Животные Спорт Путешествия Игры Юмор

Интересные видео

2025 Сериалы Трейлеры Новости Как сделать Видеоуроки Diy своими руками

Топ запросов

смотреть а4 schoolboy runaway турецкий сериал смотреть мультфильмы эдисон
Скачать

Design Integration: Advanced Packaging Design Platform and Assembly Design Kit for Chiplets and...

Автор: MEPTEC

Загружено: 2022-05-23

Просмотров: 3185

Описание: Road to Chiplets - Design Integration
Advanced Packaging Design Platform and Assembly Design Kit for Chiplets and Heterogeneous Integration
Lihong Cao
ASE

Lihong Cao
ASE

Chiplets or die partitioning offers a compelling value proposition for yield improvement, IP reuse, performance and cost optimization. Advanced packaging technologies such as 2.5D Si TSV interposer, Fanout RDL interposer and 3D hybrid bonding packaging have been developed for chiplets and system heterogeneous integrations to fulfil the continuous pursuit of higher performance, higher bandwidth and lower power consumption at a more manageable cost. However, the chiplets integration solutions especially for HPC, Networking, AI and Edge computing applications have also urged the demands for advanced packages with higher density interconnects and larger footprint body sizes. The package layout density can reach tens or even hundreds of times than that of conventional FCBGA packages. High density and complex connectivity in advanced packaging cause more difficulties and challenges by using traditional EDA tool for packaging design and assembly manufacturing validation.

In this presentation, a new design flow and platform for advanced high density package design were introduced. The design platform was used to complete the routings of ultra-high density I/O such as the Si interposer MEOL (Middle End of Line) and Fan-Out RDL interposer. Compared with the traditional design platform, it had reduced the design cycle time and improved the design accuracy. In addition, this presentation also introduced Assembly Design Kit (ADK) to provide the new design rule checking (DRC and LVS) and procedure to the IC or system designers. It also demonstrated how DRC tools playing an important role in RDL process improvement. Finally, from OSATs perspective, the design challenges and collaboration with system and IC design companies on chiplets integration were also elaborated.

Не удается загрузить Youtube-плеер. Проверьте блокировку Youtube в вашей сети.
Повторяем попытку...
Design Integration: Advanced Packaging Design Platform and Assembly Design Kit for Chiplets and...

Поделиться в:

Доступные форматы для скачивания:

Скачать видео

  • Информация по загрузке:

Скачать аудио

Похожие видео

Road to Chiplets: Architecture - Dave Hiner: Chiplets: Building Blocks and Future Packaging Trends

Road to Chiplets: Architecture - Dave Hiner: Chiplets: Building Blocks and Future Packaging Trends

Design Integration: Universal Chiplet Interconnect Express (UCIe)

Design Integration: Universal Chiplet Interconnect Express (UCIe)

Stacking Dies For Performance and Profit

Stacking Dies For Performance and Profit

Not Just Chips: Silicon Photonics Chiplet Package - Optical Assembly

Not Just Chips: Silicon Photonics Chiplet Package - Optical Assembly

HC33-T2.1: Advanced Packaging, Part 1

HC33-T2.1: Advanced Packaging, Part 1

2  Packaging Process Technology  Things about Cu fills defects in  BEOL, RDL and TSV

2 Packaging Process Technology Things about Cu fills defects in BEOL, RDL and TSV

Развитие технологий 2.5D и 3D упаковки полупроводников.

Развитие технологий 2.5D и 3D упаковки полупроводников.

Тоннель под Ла-Маншем | Потрясающие инженерные решения, лежащие в его основе

Тоннель под Ла-Маншем | Потрясающие инженерные решения, лежащие в его основе

Выставка Потребительской Электроники США Инновации Патенты Интересно 2026

Выставка Потребительской Электроники США Инновации Патенты Интересно 2026

Как Сделать Настольный ЭЛЕКТРОЭРОЗИОННЫЙ Станок?

Как Сделать Настольный ЭЛЕКТРОЭРОЗИОННЫЙ Станок?

💥МИЛОВ: ТЕЛЕГРАМ блокируют из-за ПАНИКИ! Кремлю надоело НЫТЬË, что цены растут! Крах экономики

💥МИЛОВ: ТЕЛЕГРАМ блокируют из-за ПАНИКИ! Кремлю надоело НЫТЬË, что цены растут! Крах экономики

Packaging Part 3 - Silicon Interposer

Packaging Part 3 - Silicon Interposer

Лекция от легенды ИИ в Стэнфорде

Лекция от легенды ИИ в Стэнфорде

UCIe™ Packaging Technologies Webinar

UCIe™ Packaging Technologies Webinar

Упаковка Часть 4 - 2.5D и 3D

Упаковка Часть 4 - 2.5D и 3D

Heterogeneous IC Packaging for Optimizing Performance and Cost

Heterogeneous IC Packaging for Optimizing Performance and Cost

How Amazon Is Making Custom Chips To Catch Up In Generative A.I. Race

How Amazon Is Making Custom Chips To Catch Up In Generative A.I. Race

AMD ZEN 6 — чипсеты и корпус нового поколения

AMD ZEN 6 — чипсеты и корпус нового поколения

Лучший документальный фильм про создание ИИ

Лучший документальный фильм про создание ИИ

Packaging part 9 -  Heterogeneous Integration Interconnections

Packaging part 9 - Heterogeneous Integration Interconnections

© 2025 ycliper. Все права защищены.



  • Контакты
  • О нас
  • Политика конфиденциальности



Контакты для правообладателей: [email protected]