Задержка распространения сигнала в логических вентилях (цифровая электроника) | Тест № 429
Автор: ALL ABOUT ELECTRONICS - Quiz
Загружено: 2022-11-26
Просмотров: 42776
Описание:
В этом задании необходимо найти время (в нс), в течение которого выход заданной логической схемы остаётся в состоянии высокого уровня.
Подробнее об этом задании.
Тема: Цифровая электроника
Тема: Задержка распространения сигнала в логических вентилях
Другие видео по цифровой электронике смотрите в этом плейлисте:
• Digital Electronics
#ALLABOUTELECTRONICSQuiz
#digitalelectronics
#logicgates
Этот тест будет полезен всем студентам естественных и технических специальностей для подготовки к университетским экзаменам или вступительным экзаменам (GATE, IES, RRB JE и т. д.).
Подписывайтесь на меня на YouTube:
/ allaboutelect. .
Подписывайтесь на меня на Facebook:
/ allaboutelec. .
Подписывайтесь на меня в Instagram:
/ all_about.e. .
Источник музыки:
http://www.bensound.com/
Повторяем попытку...
Доступные форматы для скачивания:
Скачать видео
-
Информация по загрузке:
