#13 Basys2— ДЕШИФРАТОР 3→8 (Decoder) + Enable | VHDL | Basys2

Описание: Продолжение...
===
Плату Basys 2 я покупал по этой ссылке:
https://megabonus.com/y/olJ5u

*Ссылка аффилиатная. Она используется для статистики и не влияет
на цену для вас.*
#FPGA #Basys2 #Xilinx #Spartan #VHDL
===
В этом выпуске делаем комбинаторный дешифратор 3→8 (one-hot) с сигналом разрешения EN:
вводим адрес A(2..0) со слайд-переключателей, включаем/выключаем выходы через EN, и выводим результат на 8 светодиодов Basys2.

Покажу:

как работает дешифратор и где он применяется,

реализацию на VHDL через case,

симуляцию в ISim и проверку через testbench (полный перебор входов),

сборку и прошивку на плату.

✅ Что будет в видео

Понимаем идею decoder 3→8 и формат one-hot

Добавляем вход EN (разрешение)

Пишем VHDL без защёлок (latch): корректные значения “по умолчанию”

Подключаем SW → LED на Basys2

Пишем testbench с assert и прогоняем все комбинации

🧠 Теория: Decoder 3→8 (one-hot)

Дешифратор преобразует 3-битный код A в 8-битный вектор Y, где активен ровно один выход:

EN = 0 → Y = 00000000

EN = 1, A = 000 → Y = 00000001

EN = 1, A = 011 → Y = 00001000

EN = 1, A = 111 → Y = 10000000

🎛️ Подключение на Basys2 (SW/LED)

Входы:

SW(2..0) → A(2..0) (адрес 0..7)

SW(3) → EN (разрешение)

Выходы:

LED(7..0) → Y(7..0) (one-hot)

На Basys2 есть 8 переключателей и 8 светодиодов, поэтому decoder 3→8 идеально ложится на штатные I/O платы.

basys2_rm

🧪 Симуляция и Testbench

В тестбенче:

входы инициализируются, чтобы не ловить U/X,

перебираем EN ∈ {0,1} и A ∈ {0..7},

сравниваем LED с эталонным one-hot через assert.

🛠️ Сборка и прошивка (Xilinx ISE + Adept)

Basys2 прошивается через USB/JTAG с помощью Digilent Adept, а bit-файл собираем в Xilinx ISE WebPACK.

⚠️ Важно: если программируешь FPGA напрямую по JTAG (Adept), проверь настройку старта тактирования:
Generate Programming File → Process Properties → Startup Options → FPGA Start-Up Clock → JTAG Clock

README_RU

📂 Репозиторий курса (код, шаблоны, UCF)

GitHub:
https://github.com/AIDevelopersMonste...

В репозитории есть шаблон проекта ISE для Basys2, корректный UCF, и скрипт генерации новых проектов.
🏷️ Хэштеги

#FPGA #VHDL #Basys2 #XilinxISE #Digilent #Decoder #DigitalLogic #ISim #Testbench #spartan3e


🎬 Плейлист FPGA (Basys 2):
👉    • FPGA