Down to the Wires
How computing hardware works. All the way down to the wires. Assembly language. Flip-flops and gates. ALU, CPU, and all the acronyms. Caches, pipelines, memory hierarchies.
MIPS quick reference sheet: https://www.dropbox.com/s/jw8nmpguiaw0ufo/MIPS%20sheet%201.6.pdf?dl=0
MIPS datapath design: https://www.dropbox.com/s/qs4eq88cf4e5w4z/mips%20datapath.pdf?dl=0
Эксплуатация Spectre: Введение
Сравнительный анализ архитектуры ISA: краткое изложение
Сравнительный дизайн ISA: ветвление и сравнение
Сравнительный дизайн ISA: непосредственные значения
Сравнительный дизайн ISA: разнообразие и обратная совместимость
Сравнительный дизайн ISA: введение
Сравнительный дизайн ISA: модели регистров
Сравнительная архитектура ISA: подробное рассмотрение режимов адресации
multibus 5 — конечный автомат и другие архитектуры
multibus 4: трассировка и пошаговое руководство по 3-шинам
multibus 3: сборка тракта данных с тремя шинами
Multibus 2: полностью подключенный тракт данных
Мультибус 1: введение
Конвейеризация 9 — предсказание ветвлений
Конвейеризация 8 — пределы производительности
конвейеризация 7: пересылка данных
Конвейеризация 6: борьба с задержками
Трубопровод 5: Опасности трубопровода
Конвейеризация 4: производительность конвейера
Конвейеризация 3 — отслеживание четырехэтапного конвейера
Конвейерная разработка 2: Четырехэтапное строительство
Конвейеризация 1: Базовые концепции
История оборудования — CDC 6600 и PDP-11
История оборудования — Atlas и System/360
История оборудования — Eniac и Univac
RISC-V Pipelined Datapath Walkthrough
RISC-V Pipelined Datapath
RISC-V Control and Status Registers, and an update to the quick reference card
RISC-V Single Cycle Datapath
RISC-V Float and Mult Extensions